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                                摘  要 
 
Si 基 Ge材料具有较高的载流子迁移率，并且与传统硅工艺相兼容，是未来
制备先进 CMOS器件和 Si 基光电子器件的理想材料之一。然而，由于 Si 与 Ge
之间晶格失配度大，在 Si 衬底上外延生长高质量的 Ge材料仍然是一个重大的挑
战。在 Ge MOS器件的制备过程中，栅介质/Ge界面处极易形成锗氧化物(GeOx)，
引入较高的界面态，使器件性能退化。因此，研究高质量 Si 基 Ge材料外延生长
和控制栅介质/Ge界面态技术对制备高性能 Si 基 Ge MOS器件具有重要的意义。 
本论文首先采用 UHV/CVD 系统，在 Si衬底上外延生长出高质量的 Ge材料，
研究了降低 Ge外延层位错密度的方法及机理；在此基础上，利用热氧化 Si 盖帽
层制备出具有不同物理界面的 Si 基 Ge MOS结构，研究了氧化物/Ge的界面物
理改性对其电学特性的影响，主要研究内容如下： 
1、提出采用低温相干 Ge岛缓冲层，结合 SiGe/Ge多量子阱插层技术在 Si 衬底 
上外延生长高质量 Ge材料的方法。研究低温 Ge缓冲层和 SiGe/Ge多量子阱在
降低 Ge材料位错密度和提高表面平整性等方面的作用机理。制备的 Si 基 Ge外
延层（880nm）的位错密度低至 1.49×106cm-2，表面粗糙度 RMS仅为 0.45nm。
此外，还研究了高温退火对 Si 基 Ge材料光学性质及位错密度的影响。 





基 Ge材料上生长约 2.0nm的 Si 盖帽层，通过改变热氧化 Si 盖帽层温度和时间， 
制备出具有不同物理界面的 Si 基 Ge MOS结构，研究了氧化物界面物理性质及
相应的电学特性。结果表明界面处 GeOx的存在会引入氧化物陷阱电荷和界面陷
阱电荷，引起较大的 C-V 回线差和高界面态。在氧化物/Ge 界面处保留一薄层
Si，可以有效减小 GeOx对界面特性的影响。当 Si 薄层厚度约为 7ML 时，可获
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Abstract 
 
Due to the high carrier mobilities and the compatibility with silicon 
microelectronics technology, Si-based Ge is considered to be one of the promising 
materials for advanced CMOS devices and Si-based optoelectronic devices in the 
future. However, epitaxial growth of high-quality Ge films on Si substrates is still a 
challenge because of the large lattice mismatch between them. During the fabrication 
of Ge MOS devices, Ge suboxide (GeOx) is easily formed at the Ge/dielectric 
interface, which may increase the interface states density and degrade the device 
performance. Therefore, high-quality epitaxy of Si-based Ge films and significant 
reduction of the interface states at the Ge/dielectric interface are the key issues in  
high-performance Si-based Ge devices fabrication. 
In this thesis, high-quality Si-based Ge materials re epitaxially grown in 
UHV/CVD system. Several Methods are studied to reduc  the dislocation density in 
the epitaxial Ge layer. Ge MOS structures were fabric ted by thermal oxidation of the 
Si cap layer. The influence of the interfacial properties on the the electrical 
characteristics of the MOS structures was studied. The details are as following: 
1、High-quality epitaxial Si-based Ge materials were gown with a low temperature 
self-patterned Ge coalescence islands template and SiGe/Ge multiple quantum well 
(MQW) techniques. The role of low temperature Ge buffer and SiGe/Ge MQW in 
reducing dislocation density and flattening the surface are systematically studied. By 
these two techniques, the dislocation density was found greatly reduced. For a 880nm 
thick Si-based Ge epitaxial layer, the threading dislocation density was measured to 
be around 1.49×106cm2 and the root-mean-square (RMS) surface roughness is about 
0.45nm. The impacts of thermal annealing on the optical properties and the threading 
dislocation density of the Ge materials are also investigated. 
2、In situ doping of the Si-based Ge films were studied. B2H6(0.5%) and PH3(0.5%)   
diluted with hydrogen were used as the p-type and n-type dopant source gases. 














flow rates of the source gases was explored. The doping concentration is found 
linearly increased with the increasing flow rate of the source gases. Furthemore, 
doping process may reduce the Ge growth rate, and increase the surface roughness of 
the Ge epialyer. 
3、To investigate the effect of the physical properties of the oxide/Ge interface on its 
electrical properties, a 2.0-nm-thick Si cap layer was deposited on the grown Si-based 
Ge materials and then thermal oxided under various c nditions to fabricate Ge MOS 
structures. The capacitance-voltage (C-V) results show that GeOx at the interface may 
generate a high density of interfacial charge traps, nd is responsible for the large 
hysteresis of the C-V curves. However, if some residual Si remains at the Ge/oxide 
interface, the detrimental effect of the GeOx on the interfacial electrical properties can 
be effectively reduced. Ideal C-V curves and low interface states densities were 
obtained when the thickness of the remaining Si layer is about 7ML.  
 
Key words: low temperature Ge buffer; SiGe/Ge MQW; in situ doping; Si-based Ge 
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是 Si 的 2倍和 4倍，Ge的禁带宽度比 Si 小，室温下约为 0.67eV, 在等比例降低
电源电压、降低功耗方面具有更大的潜力；更重要的是，Ge器件工艺与标准 Si
工艺兼容，使 Ge材料成为未来制备高性能 MOS器件的重要备选材料之一[1,2]。
此外，Ge比 Si 具有更好的光电性质，如在 1.3-1.5um通信波段具有高的吸收系
数，可以用于制作红外探测器[3-5]；由于 Ge的直接带底与间接带底相差很小，仅
约 136meV，是准直接带隙材料，基于能带改性工程有望成为发光器件的增益介
质[6-9]；Ge与 GaAs的晶格失配度仅 0.07%，因此 Ge也可以作为 Si 衬底上外延
生长Ⅲ-Ⅴ族半导体材料的过渡层[10,11]。然而，Ge元素在地壳中含量非常少，价
格昂贵，所以直接使用 Ge衬底不合适。Si 基外延 Ge材料不仅和 Ge具有同样的
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在 Si 衬底上外延生长 Ge材料的最大挑战是 Si 和 Ge之间较大的晶格失配度，容
易引起高表面粗糙度和高位错密度[12,13]。粗糙的表面将增加器件制作的工艺难
度；高位错密度将增加器件漏电流，降低器件的性能。因此，降低表面粗糙度和
减少位错密度成为外延生长高质量 Si 基 Ge材料的关键。 
在 Ge MOS器件的制备过程中，高 K 栅介质与 Ge界面处极易形成锗氧化物
(GeOx)，由于 GeOx介电常数低，热稳定性差、易潮解以及高的 Ge/GeOx界面态
密度等固有问题，恶化界面特性，引起器件性能的严重退化[14,15]，需要采用各种
技术如表面氮化、薄层 Si 等以钝化栅介质与 Ge界面。不论采用何种方法淀积何
种栅介质，Ge的界面总伴随着产生 GeOx等中间层，对 Ge MOS器件电学特性
产生影响。因此，研究氧化物/Ge的界面特性，降低界面态密度，对制备高质量
Si 基 Ge MOS器件具有重要意义。 
 
1.2 Si基 Ge材料外延生长方法及研究进展 
 
Si 和 Ge 同属金刚石结构材料，室温下的晶格常数分别为 0.5431nm和
0.56575nm，晶格失配度高达 4.18%，且会随温度的增加继续增大[16,17]。此外，
由于 Si 和 Ge之间热失配的存在，在 Si 衬底上外延生长高质量的 Ge材料，仍然










变缓冲层和化学机械抛光（CMP）技术并二次外延获得 Ge 层位错密度为 2.1×
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图 1-1  Ge组分变化缓冲层法生长 Ge的 TEM 截面图 
（a）组分线性增加[20] （b）双层 SiGe缓冲层[21] 
 
    组分阶梯增加方法是指 SiGe缓冲层里 Ge 的组分呈阶梯状增加，在保证晶
体质量的情况下，大大降低缓冲层的厚度。Luo等[21]采用 UHV/CVD，提出了组
份跳变的双层 SiGe 缓冲层法生长 Ge 材料，通过界面应力限制位错的传播和原
位退火湮灭位错，1.0um厚的 Ge 外延层位错密度为 3.0×106cm-2，表面粗糙度
为 3.2 nm，两层 SiGe 的总厚度只有 1.6um，位错分布如图 1-1（b）所示[21]。Huang
等[22]也使用了两层 SiGe 缓冲层，缓冲层的总厚度降低至 0.5um，在生长完两层
SiGe后，利用退火和低温 Ge层方法，外延出 1.7um厚的 Ge层晶体质量很好，
































       
（a）                           （b） 
图 1-2  （a）图形衬底阻止位错传输原理图[26] 
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